### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

52-146569

(43)Date of publication of application: 06.12.1977

(51)Int.CI.

H01L 29/40 G11C 17/00

H01L 29/78

(21)Application number: 51-063049

(71)Applicant :

TOSHIBA CORP

(22)Date of filing:

31.05.1976

(72)Inventor:

HORIUCHI SHIGEHARU

NOZAWA HIROSHI MIMURA KATSUICHI

### (54) SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: The write efficiency of reloadable ROMs is improved by extending the gate electrode positioned between source region and drain region slightly longer to the drain side and increasing the capacity between this and the drain region.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of

rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

. Ψ, •

## 19日本国特許庁

①特許出願公開

# 公開特許公報

昭52-146569

① Int. Cl².H 01 L 29/40G 11 C 17/00

H 01 L 29/78

識別記号

59日本分類 99(5) E 3 97(7) C 5 庁内整理番号 7210--57 7010--56 ❸公開 昭和52年(1977)12月6日

発明の数 1 審査請求 未請求

(全 6 頁)

〇半導体記憶装置

②特

願 昭51-63049

@出

額 昭51(1976)5月31日

@発 明 者

堀内重治 川崎市幸区小向東芝町1番地

東京芝浦電気株式会社総合研究

所内

同 野沢博

川崎市幸区小向東芝町1番地

東京芝浦電気株式会社総合研究所内

@発 明 者 三村勝一

川崎市幸区小向東芝町 1 番地 東京芝浦電気株式会社総合研究

所内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江武彦

外2名

яв **ж**я же

1. 発明の名称

半 導 体 紀 堰 姜 堂

2. 存許請求の範囲

一導電形の半導体基板と、この感根に互いにに を関して形成された他の導電形のソース環境と、 がにドレイン領域と、これたグート電極機とない ののでは、前記ドレイン領域と同導電形のの 関に向つて、ドレイン領域と同導電形のの 出しており、この低出部上に即記ゲート電極標 はの一部が延出しており、この結果、ゲートく で構造とドレイン領域との間の容量を大き で構造とドレイン領域との間の容量を大き で構造とドレイン領域との間の容量を大き で構造とドレイン領域との間の容量を大き にいることを特徴とする半導体記憶要

3. 発明の詳細な説明

との発明は例えばマイクロコンピュータに使用される書き換え可能な読み出し専用半導体メモリ(ROM)のような半導体記憶装置に関する。

従来のこの核半導体記憶装織の代表的なもの

として譲1凶に示すようなフローティングダート形の装置が知られているので以下にとの例に つき説明する。

図中、行与1は甲磺電形のシリコン基板であ り、この上面にはコ郷電形のソース領域2並び にドレイン鎖収3が夫々拡散により形成されて いる。これら館根2,3の上部からは互いに対 向するようにしてコーン 導電形相4・5が延出し ており、これちの + 海電形層く、る間の基板1 上には第1のゲート酸化膜6を介して単1のシ リコングート電極1が設けられている。また、 この第1のゲート 遺産1上には第2のゲート酸 化膜8を介して第2のシリコンゲート電極9が **承1のゲート電信1を獲りよりにして設けられ** ている。そしてとの第2のゲート電衝りの両端・ は顔配がサ導電形層(・5上まで延出している。 さらに基板1上には夫々保護膜10.11が設 けられている。尚図中符号12並びに13は、 夫々ソース電極並びにドレイン電極である。

以上のようを構成の半導体記憶装置の動作を

特別 昭52-146569 公

次に説明する。

前記第1のシリコンゲート電極1は直流的に は他の風傷とは臨気的に接続されておらず、い わゆるフローテイング電極であり、弟2のシリ コンゲート電極9がメモリセル選択用電極を構 成している。今、第1のシリコンゲート電極1 とシリコン基板1、第2のシリコンゲート電極 9、ソース側m4導電形磨1並びにドレイン側 a → 導電形脂 5 との間の容食を夫々 C i · C i · C。並びたC。とし、ソース電優12かよびシ リコン茶板1を夫々接地し、ドレイン帷帳13 に電圧VDそして弟2のシリコンゲート 電極 9 に 電圧 Vcを 印加した 場合、 その 等価回路は第 2凶のように長わされる。したがつて、第1の シリコンゲート電信1の電位VPは、この電框 に 毛荷 Q s が書積されているとすれば次式で安 わされる。

$$V_{F} = \frac{C_{z} V_{G} + C_{z} V_{D} + Q_{S}}{C_{1} + C_{z} + C_{s} + C_{s}} = V_{D} + \frac{C_{z} V_{D} - (C_{1} + C_{z} + C_{3}) V_{D} + Q_{S}}{C_{1} + C_{z} + C_{3} + C_{6}} (1)$$

ことで客様される電荷Qs はシリコン基板1

緑を照射することによりおこなわれる6 久に情 報の書き込み動作について説明する。前述した よりに、弟2のシリコンゲート電貨9に印加す る電圧VaがVa>(C<sub>1</sub> +C<sub>2</sub> +C<sub>1</sub> +C<sub>4</sub> )/C<sub>2</sub>・ Vth - C, VD/C2とすれば、各色込みのおとなわ れていないメモリセルは導通し、ソース領域2 とトレイン領域3との間にトレイン電流が流れ、 鉱圧 V o が増加するのにつれて扱方向電界によ りゃヤリアである畦子の数が増大するとともに 第1のシリコンゲート電値でへの注入が生じ易 くたる。一方、VDが増大すると、電子は機方 向電界からエネルギーを受け、いわゆる『ホッ ト、な状態となり、さらにVDが増大しなだれ 破壊が生じると、そのエネルギーがシリコン基 板1と第1のゲート酸化膜6との界面の障壁上 りも大きい電子は隆慶を越えて第1のシリコン ゲート値衝りへ注入される。

以上のような半導体配像装置において、 注入 電流を可能な限り大きくして書き込みを 5 易に おこなわせることが譲まれており、本顔の 8 的 と第1のゲート酸化胺 6 との界面における障壁 が正孔に対してよりも電子に対しての低うが低いため、電子によつている。

次に、読み出し動作について説明すると、今 第1のシリコンゲート 電極で 化対するしきい値 電圧をVib とすれば、第2のシリコンゲート電 係りに印加される電圧 $V \circ \mu V \circ < \frac{C_1 + C_2 + C_3 + C_4}{C_4}$ Vth - C, VD+QS の時第1シリコンゲート電極 1の塩位VPはVP< Vib とたり、とのトラン ジスタにより構成されているメモリセルは非導 **通状態になる。したがつて∨∘をC₁+C₂+C₃+C₄/**  $C_2 \cdot V_{th} - C_4 V_D + Q_B / C_2 > V_G > (C_1 + C_2 + C_4 + C_4)$ ノ Cz・Vib ー C, VD/Czに選ぶことにより、メモ リセルが導通すれば苦種電荷がなく、非導通な らば芭荷の書機があり、したがつて゜0゜.゚1゜ の情報が読み出されることになる。但し、Vo. Vnは後に述べるように、読み出し時に誤書き 込みが生じないように電子の注入が生じない範 単に選ばなければならない。

・上記去量において、情報の消去は例えば紫外

は一定のドレイン選圧下で構成が複雑にならず に上記袋器を達することのできる半導体配道装 値を提供することである。

本若男者は進々の実験をおこない、ゲート電 **圧ναとドレイン電圧νοとの端係を調べた結** 失、呉1のシリコンゲート電極とドレイン領域 との間の容量を大きくすることにより、電子の 住人が生じあくなることを以下のようにして見 い出した。まず、電子の住人が生じるVa.V D の範囲を知るために、第1のシリコンゲート電 「假にも取り出し電極をおけた試験用記憶案子を 作り潮る辺に示すように第1のシリコンゲート 電極27に可変菌流起圧領34と電流計35と を接続し、ソース領域22に 世流計36を接続 シシリコン基板21とともに姿地する。一方、 ドレイン複数23に可変直流電圧預37を接続 する。とのような接続状態で、第2のシリコシ ゲート電源29に選圧を印加し、この値を変化 させた所、建設計355よび36を飛れる電視 値に変化がたく、第2のシリコングート電極29

特別 昭52-1465695

は開放状態にしておいた。次に、一方の直飛電 圧硬3 4 の選圧Vァをパラメータとし、他方の **退流 延圧派 3 1 の 返圧 V D と 電流計 3 6 を 流れ** るは施IDとの場保を勘定した。この測定結果 の一例を男4図に示す。この結果から、 LEEVD の増加とともに、メモリセルは題和し、さらに VDを増加させると、なだれ破滅が生じる。と のなだれ破壊が生じた時のVPとIPとの遺像 を祟り図に示す。したがつて、メモリセルは臨 「和頂娘で選圧VDをドレイン領坡23とシリコ ン基板 2 1 との間に形设される。の接合の破壊 **延圧以下で且つ充分大きく、しかもメモリセル** の飽和領域で、できるだけVPを高く遊ぶこと。 により、より大きな注入電流を得ることができ る。したがつて注入条件は、砲和領域にあると とから、式(1) において右辺の第2項でG8=0 とかいた { C<sub>z</sub> (Vo-Vp)-(C<sub>1</sub>+C<sub>2</sub>)Vp } / (C<sub>1</sub>+C<sub>2</sub>+ C<sub>4</sub>+C<sub>4</sub>)が負である時に電子の生人がおこをわれ る。また第5図からわかる様に、VPが大きい ほど注入追昵が増大し、このため式(1) におい

て C 。 を増加させることにより、 型に述べた条件に感んだ一定の V D に対して V P が増大し、 古き込みを 容易にかこなりことができる。また式 (1) より 明らかなように、 第 1 のシリコンゲート 電便2 7 とソース領域 2 2 との間の容量 C 。 を 変少させることにより V P が増大し、 書き込みが容易にかこなわれる。 即ち、 C 、 を 大きく C 。 を 小さく 選ぶことが好ましい。

次に、この発明の一実施例に係る半導体配億 要慮を第6図を参照して、その製造方法の一例 とともに説明する。

上抵抗 6~8 0 0 0 p 導電形シリコン基板 41 上に例えば厚さ約 1 μm の無酸化酸 4 2 を形成した後、メモリセル部 4 3 に存在する無酸化膜 42 の部分を通常の写真触刻法を用いて除去し、基板 4 1 の一部を露出する。次に遅さ約 1 0 0 0 0 A の第 1 のゲート酸化減 4 4 を無酸化により 基板 4 1 の離出面に形成する。そしてンランの霊素中約 7 0 0 0 での熱分解により厚さ約 3 5 0 0 Å

の多結晶シリコン膜(5を酸化膜上に形成し、 とのシリコン膜15中に換を拡散してこの膜15 を低抵抗化する。次にこの多額品シリコン膜 15 の不要部分を写真魦翅技術並びにブラスマェッ テング技術を使用して除去しば1の多結晶シリ コンゲート運像45にする。この第1の多結品 シリコングート電磁 4 5 は従来技術に比してド レイン側に延びるよりに形成されている。そし て、このゲート電便(5をマスクとしてこれの 直下以外の第1のグート酸化膜 4 4 を除去した 後に、第2のゲート酸化減(6を熱酸化により 前記第1のゲート電便 4 5 を囲続するように形 成する。次に、前記敏化減上に多結晶シリコン 膜11を約1800Aの厚さに気相成長させ、 これに低低抗化のための癖を拡散した後に、写 異性到技術、ブラズマエッチング技術を使用し て所要部分を残としエッチング除去して第2の 多結晶シリコンゲート電極41を形成する。と の場合、との弟2のゲート道様よりは、ドレイ ン歯が前記第1のゲート45上に位置し、ソー

ス似が第1のゲート45より延出して、基板41 に対して第2のゲート 節化膜 46を介して対面 するようになつている。したがつて、乗1のグ ート電電45のドレイン側は、第2のゲート電 ∉ 4 7の一端よりも低出している。との第1の ゲート直接48と期2のゲート電径41との直 復郎分がメモリセルの所留のチャンネルと等し い長さになつている。 そして、燐を加速電圧 170 KV、住入量2×10<sup>14</sup> / cdの条件でイオ ン注入し前記基板 4 1 の表面所定部分にュー導 電形層(8,(9を形成する。これら層(8. 4 9 は、前記基板 4 1 の 第 2 のゲート 敬化値 46 直下では少し深くなるが、第1のゲート電标46 のドレイン側端部並びに第2のゲート電極41 のソース倜端部直下の所では痛く残くなる。勿 論、これら以外の所では酸化膜42並びに両々 ート電極も5、47の重複部がマスクとなつて いるために焼は拡散されていない。次に、前記 第2のゲート電極41をマスクとして、この電 種 4 7 直下以外の第2のゲート酸化膜 4 6 の部

特別 昭52-- 7-(5539 🗸

分をエッチング除去して基板41の一部を露出 導電形のツース御域50並びにドレイン領域51 を形成する。これら領域50,51は凶から明 らかなように、ゲート電優45.47の両側に 夫々位置しており、これら領域50.51上部 からエナ事電形暦48.49が互いに対向する ように延出している。そして、全面に低温酸化 膜52を形成し、これのソース領域50並びに ドレイン領域51上の一部にコンタクトホール を選択エッチングにより穿設する。最後に、と の即化膜52上にアルミニウムを蒸着し、適当 にエッチングしてソース電極53並びにドレイ ン 直極 5 4 を形成して半導体配像装置を完成す

上記のよりな構成を有する記憶装置において は、単1のゲート電極45が、第2のゲート電 種41に比してドレイン側に、則ちドレイン領 坡 5 1 の 5 √ 導電形層 4 9 上に低びており、こ のためこの第1のゲート電極45とドレイン領

リコンゲートは傷の重要したい部分のンリコン 悪破表面および内部に □ → 導電形層を形成して も良い。なお、上記実施例のようにドレイン偶 の ㎡ ≠ 導 値形備をイオン注入により畏く 形成し たのは、不純铀の注入を生じあくするためであ り、例えばイオン注入をおこなわず、ソース個 娘の端部が第1のシリコンゲート電便の端部に 到達するまで、拡散をおとなつても良く、との 方法によればソース領域とゲート電極との間の 容量で。を極力小さくすることができる。

上記実施例ではュチャンネルシリコンゲート MOS形メモリセルについて述べたが、ゲート 電便は多結晶シリコン以外の導電性物質、例え ば M o , W 等でも形成することができ、またり チャンネルに形成しても良い。また第1並びに **棄2のゲート電極からたる2層の 電極構造のメ**ー モリセル以外の構造、例えば1倍のフローティ ング電極構造取いは3層以上の電極構造でも良 N 01

以上説明したように、この発明の半導体配像

坡51との間の容量 C。は、従来技術のものと する。この雄出した部分より癖を拡散して ロヤ# コ: 比べて箸じるしく大きぐなつている。また、単 1のゲート電極イラと第2のゲート電極イフと は重複部分が従来とほとんど何じに形成できる ので、これらの間の容量で、は従来技術のもの と変らない。このため、この芸術は書き込みが 頗る容易となつている。また上記製造万法並び に構成からも明らかなよりに、この芸造の構成 は簡単であり、かつ製産も容易である。

> との発明の半導体記憶装遣は上記製造万法に 限定されるものではなく、例えば次のような変 形が可能である。上記方法では、燐のイオン注 人をおとなつた後、に鮮の拡散をおこなつてソ - ス領域並びにドレイン領域を形成したが、第 2のシリコンゲート 重存の形成後、との電極を マスクとして第2のゲート敏化膜をオキサイド エッチングにより除去し、その後燐拡散をおこ なつてソース假製並びにドレイン領域を形成し てから、燐のイオン注入をおとなつて、メモリ セル部の第1のシリコングート 低低と第2のシ

> 装置においては、ソース領域とドレイン領域と の間に位置するゲート単価を、ドレイン機によ り延出させて、これとドレイン領磁との間の容 はを大きくしているので智き込み効率が頗る使 れる。また、構造においても、従来の装置と比 して複雑になるようなことがなく、製造も簡単 である。

### 4. 図面の簡単な説明

第1回は従来の半導体記憶要量を示す断面図、 第2回はとの種袋體の谷量関係の等価回路図、 第3図はこの発明の技術思想を説明するための 半導体記憶装備とこれの配線図、第4図は、同 歩置のID-VD特性曲線図、第5図は同装置 のなだれ破線時のVP-IF特性曲線図そして 承 6 図はこの発明の一実施例に係る半導体記憶 要世の断面図である。

41…シリコン基板 44…第1のゲート酸化膜 4 5 ···第1のゲート電極 4 6 ···第2のゲート酸化膜 ・41…第2のゲート電板 48,49…m√洋運形層 (字灯 50・・・ソース領域 51…ドレイン領域

#### 出願人代理人 并理士 路 江 武 彦





